• 40nm CMOS工艺；
• 采用全新的LUT6构架；
• 等价于60K 4输入LUT逻辑单元；
• 高达6.5G bps Serdes高速I/O；
• 1333M bps硬核DDR2/3控制和PHY；
• 硬核PCIe Gen1/Gen2；
• 针对需要高速率高性能大容量的FPGA市场；

Fabric

• 18,432到122,880个6输入查找表，36,864到196,608个DFF存储单元
• 逻辑性能高达300MHz

内嵌RAM存储器

• 高达1,966kb 局部LRAM，每个为64bit
• 高达17,694kb可编程双端口DPRAM，可配置为ROM，FIFO等模式，并带ECC功能

内嵌DSP模块

• 每个DSP模块支持36x18运算或者2个独立的18x18运算
• 前加/累加和支持56位加减功能
• 多个DSP模块可以级联

时钟网络

• 32个de-skew全局时钟
• 高达8个支持倍频、分频、及de-skew的PLL
• 8个外部时钟输入，1个外部晶体时钟输入

I/O特性

• 支持3.3v/2.5v/1.8v/1.5v LVTTL，3.3v/2.5v/1.8v/ 1.5v/1.2v LVCMOS
• 支持2.5v LVDS/BLVDS，TMDS，Mini-LVDS
• 支持LVPECL，CML
• 支持PCI/PCI-X
• 支持高速LVDS接口，可达1.3Gbps，硬件支持串并转换

硬核IP

• 高速AXI总线
• PCIe Gen1（x1，x2，x4），Gen2（x1，x2，x4）
• 高速Serdes收发器，支持多种协议
• 1333Mbps DDR2 /3控制器和PHY接口

配置模式

• 支持JTAG、SPIx1x2x4的AS、PS和x8x16的PP多种
• 支持自动检测配置RAM错误和报警，防止SEU干扰
• 支持配置数据压缩

安全

• 使用256位AES配置文件流加解密
• 基于Efuse的保护功能